ソニー ホームページ

報道資料
ここに掲載されている情報は、発表日現在の情報です。
検索日と情報が異なる可能性がございますので、 あらかじめご了承ください。

1999年5月27日

DTCPに対応した暗号処理回路を搭載1チップ i.LINKコントローラーLSIを商品化

DTCP対応 i.LINKコントローラーLSI
『CXD3205R』

ソニーは、デジタルSTB(Set Top Box)やデジタルビデオレコーダーなどでコンテンツのデジタル転送における不正なコピーを防止する、DTCP(Digital Transmission Copy Protection)対応の暗号回路搭載1チップ i.LINKコントローラーLSI『CXD3204R』と『CXD3205R』を商品化します。

デジタルインターフェースにおけるコンテンツの不正コピー防止技術は、CPTWG(Copy Protection Technology Working Group)のDTCP分科会にて検討が行われ、ライセンス管理会社DTLAを通じて、希望する企業へのライセンスが開始されています。ソニーでは、昨年11月、DTCPに対応した暗号回路をリンクLSIに内蔵したi.LINK LSI『CXD3201R』を開発し、スカイパーフェクTV!用デジタルCS放送チューナー『DST-MS9』('99年5月20日発売)から搭載を開始しています。

今回商品化する『CXD3204R』と『CXD3205R』は、DTCPのコピープロテクション技術に対応する暗号回路を内蔵したCXD3201Rに、物理層を内蔵した1チップi.LINKコントローラーLSIです。
暗号回路を内蔵することにより、製品のCPUに負担をかけることなくコンテンツをリアルタイムに暗号・復号化するとともに、i.LINKのリンク層と物理層を一体化することで、インターフェースとしての小型・低消費電力化を実現しています。『CXD3204R』は、パラレルとシリアルのMPEG2用トランスポートストリーム入出力を搭載し、デジタルSTBなどの多彩な機能の実現に適し、『CXD3205R』は、1つのLSIでi.LINK端子を3つまでコントロールでき、ネットワーク対応機器の実現に適します。

型名 サンプル出荷時期 サンプル価格
DTCP対応 i.LINKコントローラー LSI 『CXD3205R '99年8月上旬 3,500円
DTCP対応 i.LINKコントローラー LSI 『CXD3204R 3,000円

主な特長

  1. コンテンツの不正なコピーを防止するDTCP対応暗号回路を内蔵(CXD3204R、CXD3205R)
    不正なコピーを防止するDTCP技術では、コンテンツはi.LINK上で暗号化されて送受信されます。本LSIには、コンテンツ信号を暗号化(復号化)する回路を内蔵していますので、製品のCPUなどに負担をかけることなく、リアルタイムで暗号化や復号化の処理を行うことが可能です。
  2. 同時アイソクロナス(Isochronous)転送が可能(CXD3204R、CXD3205R)
    アイソクロナス転送に対応することで、連続してデータを扱う必要がある画像データなども安定して転送することが可能です。また、1つのチップで2つの異なるアイソクロナス信号を同時に扱うことが可能なため、例えばホームサーバなどに採用すると、録画と再生を同時に行うことが可能となったり、2つの異なる信号を同時に再生するようなことも可能となります。
  3. 機器のネットワーク化に対応する複数のポート対応
    『CXD3204R』は2ポート対応、『CXD3205R』は3ポート対応していますので、1つのLSIで複数のi.LINK端子をコントロールできます。本LSIを搭載した機器から複数の機器への接続が行えるため、容易にホームネットワークを実現できます。なお、i.LINKでは、最大63台の機器を接続することができます。
  4. その他
    ・最大200Mbpsの転送速度。
    ・ PID(Program ID)パーサー機能とパケットインサーション機能を搭載することで、記録されたデータでもEPGサービスなどを利用可能。
    ・ MPEG2用トランスポートストリーム入出力(CXD3205Rはパラレル、CXD3204Rはパラレルとシリアル入出力に対応)
    ・ IEC958オーディオストリーム入出力、D/Aコンバータ用出力など、アイソクロナス通信のための各種インターフェースを搭載。
    ・IP over IEEE1394を搭載することで、インターネットなどへの対応も可能。
    ・i.LINK LSI評価システム『EVR-2』(別売)による開発サポート体制。

主な仕様

  CXD3204R CXD3205R (CXD3201R:参考)
電源電圧 3.3V±0.3V 3.3V±0.3V 3.3V±0.3V
パッケージ 176 LQFP 176 LQFP 144 LQFP
ホストCPUインターフェース 68K 68K/Intel 68K
MPEG TSインターフェース シリアル/パラレル パラレル パラレル
Simultaneous ISO
Audioインターフェース IEC958対応 IEC958対応 IEC958対応
Asyncストリーム 対応 対応 非対応
FIFO(ISO) 960パケット x 32bit x 2ch
FIFO(Async送信) 128パケット x 33bit
FIFO(Async受信) 128パケット x 33bit
物理層仕様 S200/2ポート S200/3ポート 物理層は別IC
著作権保護技術 DTCP(M6x2ch) DTCP(M6x2ch) DTCP(M6x2ch)
  • お客様からのお問い合わせ先
    ソニー(株)ED営業本部デバイス営業部門
    TEL:03-5448-3480/2348