SONY

報道資料
ここに掲載されている情報は、発表日現在の情報です。
検索日と情報が異なる可能性がございますので、 あらかじめご了承ください。

2001年8月20日

DRAM混載で1.5V単一電源電圧動作を実現した
ネットワークハンディカムIP向けLSIを2種類開発

ソニーは、0.18μm世代のDRAM混載プロセスを採用したMPEG CODEC LSI「CXD2890」とカメラ信号処理LSI「CXD1451」を、「MICROMV(マイクロエムヴイ)」方式のネットワークハンディカムIP向けに開発しました。

ソニーでは、半導体をエレクトロニクス製品の付加価値を左右する重要なデバイスと位置付け、その設計·製造体制強化など様々な施策を進めています。中でもシステムLSI開発は、最も重要な領域として捉えており、セット部門/半導体部門などが一体となって開発·設計·製造が進められています。

新開発「CXD2890」と「CXD1451」は、0.18μm世代のDRAM混載ロジックプロセスと回路技術によって、内蔵したロジック部、DRAM部の電源電圧を単一1.5Vで実現、チップサイズの小型化と低消費電力化を可能としました。
「CXD2890」は、MPEG信号処理を行う1チップLSIで、48MビットDRAMを混載、MPEG2 MP@MLに基づくMPEG2のエンコード·デコード処理をリアルタイムで行います。また、駆動電圧単一1.5Vを実現することで、消費電力170mW(記録時)の低消費電力化も実現しています。
「CXD1451」は、カメラ信号処理LSIで、CCDから得られた映像信号に対するカメラ信号処理やAVベースバンド信号処理などを、12MビットDRAM混載の1チップに集約、単一1.5V動作、消費電力340mW(カメラ撮影時)を実現しています。

今回開発されたLSIは共に、今年10月に日本市場から発売予定の"ネットワークハンディカムIP「DCR-IP7」"に搭載されます。

主な仕様

CXD2890 CXD1451
主な機能 MPEG2ビデオコーデック
(エンコード/デコード同時動作、MPEG1/2変換可能)
1チップ カメラ信号処理
アナログインターフェース
内蔵DRAM 48Mビット 12Mビット
ゲート規模 約150万ゲート 約185万ゲート
動作周波数 外部:33.75MHz
内部:67.5MHz
外部:13.5MHz
内部:13.5MHz
電源電圧 ロジック部 1.5V、DRAM部 1.5V ロジック部 1.5V、DRAM部 1.5V
プロセス 0.18um世代 DRAM混載ロジックプロセス 0.18um世代 DRAM混載ロジックプロセス
(アナログオプション)
消費電力 170mW(記録時)、90mW(再生時) 340mW(カメラ撮影時)、220mW(再生時)
パッケージ 超小型LFLGAパッケージ
328ピン、0.5mmピッチ、厚み1.2mm
超小型LFLGAパッケージ、
308ピン、0.5mmピッチ、厚み1.2mm
  • Low Profile Fine Pitch Land Grid Array
このページの先頭へ